[51] Int. Cl⁷

H01F 17/00

H01F 37/00 H01F 41/02

[12] 发明专利申请公开说明书

[21] 申请号 99111010.2

[43]公开日

2000年1月19日

[11]公开号 CN 1241791A

[22]申请日 1999.7.6 [21]申请号 99111010.2

[30]优先权

[32]1998.7.6 [33]JP[31]189555/1998

[71]申購人 TDK 株式会社

地址 日本东京都

[72]发明人 安保敏之

内木场文男


[74]专利代理机构 中国专利代理(香港)有限公司 代理人 黄力行

权利要求书2页 说明书12页 附图页数6页

[54]发明名称 电感器件及其制造方法

[57] 摘要

一种电感器件,其带有许多绝缘层;在绝缘层之间形成有每个线圈图形单元;和连接部分,用以连接由绝缘层所分开的上和下线圈图形单元,以形成线圈形状。每个线圈图形单元具有两个基本平行的线性图形和连接线性图形第一端部的弯曲图形。比 A1/A2 为 1.45—1.85,更好是1.55—1.75,其中由平面图所看到的两个线性图形的总面积为 A1,由平面图所看到的 弯曲图形的面积为 A2。当含有一个线圈图形单元的绝缘层单元截面的总面积为 A0时,比(A1 + A2)/A0处于0.10—0.30,更好是 0.13—0.20 范围内。





权 利 要 求 书

1、一种电感器件, 其包括:

许多绝缘层:

5 在各绝缘层之间形成每个导电线圈图形单元,其具有基本平行的线性图形和连接线性图形第一端部的弯曲图形,并且具有比 A1/A2,其中由平面图所看到的两个线性图形的总面积为 A1,由平面图所看到的弯曲图形的面积为 A2,其为1.45-1.85: 和

在线性图形第二端部上所形成的连接部分,其可连接由绝缘层所分开的上和 10 下线圈图形单元,以形成线圈形状。

- 2、按照权利要求 1 的电感器件,其中当绝缘层单元截面的总面积为 A0 时, 其还有一个线圈图形单元,比(A1+A2)/A0 处于 0.10-0.30 范围内。
- 3、按照权利要求 1 的电感器件,其中当线性图形的线宽为 W1 和弯曲图形的外圆周弯曲半径为 R 时,比 W1/R 处于 1/2-4/5 的范围内。
- 15 4、按照权利要求 1 的电感器件,其中位于绝缘层上和下的两个线圈图形单元可相对于贯穿纵向分隔绝缘层的中线而设置在线对称位置上,如平面图所看到的。
 - 5、按照权利要求 1 的电感器件,其中线圈图形单元为贯穿宽度方向分隔绝缘层中心线的线对称图形,正如平面图所看到的。
 - 6、按照权利要求 1 的电感器件,其中两个或多个线圈图形单元安置在绝缘 层之间。
 - 7、一种电感器件的制造方法,其包括下列步骤:

制成原片层,以形成绝缘层;

在原片层表面上形成导电线圈图形单元,其具有两个基本平行的线性图形和 连接线性图形第一端部的弯曲图形,并具有比 A1/A2 为 1.45-1.85,其中由平面图 所看到的两个线性图形的总面积为 A1,由平面图所看到的弯曲图形的面积为 A2:

层叠许多由线圈图形单元制成的原片层,并连接由原片层所分开的上和下线圈图形单元,以形成线圈形状;和

烧制层叠的原片层。

20

30



- 8、按照权利要求7的电感器件制造方法,其进一步包括,在烧制步骤以前,将层叠原片层切割成使每个均含有一个线圈图形单元的原片层的步骤。
- 9、按照权利要求7的电感器件制造方法,其进一步包括,在烧制步骤之前, 将将层叠原片层切割成使每个均含有许多线圈图形单元的原片层的步骤。

<u>说 明 书</u>

电感器件及其制造方法

5 本发明涉及一种电感器件及其制造方法。

市场上长期以来一直希望电子设备的尺寸变得越来越小。因此也就要求电子设备中所使用的器件越来越小型化。随着表面安装技术的制造技术的发展,原来带有引线的电子器件已被包容在无引线的所谓"片状器件"中。电容器、电感器和主要包括陶瓷类器件的其他器件是基于厚膜形成技术使用薄层处理或使用丝网印刷技术等并且使用陶瓷和金属的共同烧制处理而制成的。这使得其可实现具有内部导体的单片结构,并且其尺寸可进一步减小。

下列制造方法适用于制造该片状电感器件。

首先,将陶瓷粉末与包含有粘接剂或有机溶剂等的溶液进行混合。使用刮浆方法等将该混合物浇铸在聚对苯二甲酸乙二醇酯(PET)膜上,以获得具有几十微米或几百微米厚的原片层。然后,将该原片层通过激光等进行加工或处理,以形成通孔,用以连接不同层的线圈图形单元。如此获得的原片层通过丝网印刷而涂覆银或银钯导体浆料,以形成对应于内部导体的线圈图形单元。此时,通孔也填充有浆料,用于层间的电气连接。

然后,将预定数量的这些原片层在适当温度和压力下进行层叠和压接,然后 20 切成对应于各片的部分,其中各片还要进行处理以除去粘接剂,并进行烧制。经 烧制的各片进行滚磨,然后涂覆银浆料,以便形成终端,然后再进行热处理。然 后,对其进行电镀,以形成锡或其它覆层。经过上述步骤,在由陶瓷组成的绝缘 体内部实现了线圈结构,并由此制成电感器件。

对该电感器件小型化还有进一步的需求。主片尺寸已经由 3216(3.2×1.6× 0.9mm)形变为 2012(2.0×1.2×0.9mm),1608(1.6×0.8×0.8mm),甚至更小的形状。近来,已经实现了 1005(1×0.5×0.5mm)的片状尺寸。该小型化的趋势逐渐对一些步骤的尺寸精度有了更严格的要求,以便获得稳定的和高的质量。

例如,对于 1005 片状尺寸的电感器件,内部导体层的层叠偏差不允许超过 30μm。如果超过的话,会出现电感或阻抗的明显变化。在极端情况下,甚至会露 30 出内部导体。



在现有技术中较大的片状尺寸的电感器件情况下,层叠偏差还未严重到对器件的性能产生不良影响,但对于象 1005 片状尺寸的电感器件来说,层叠偏差就会对器件性能产生极大影响。

然而,由本发明人等所作的试验已经表明,当在不同层上将内部导体的线圈图形单元制成L形和反L形并使线圈图形单元较小以获得1005或其它小尺寸电感 8件时,内部导体的层叠偏差会明显改进。

对于小尺寸电感器件层叠偏差的改进原因认为如下:即,为了获得预定的电感或阻抗不管片状尺寸是否减小,有必要增加线圈的匝数。因此,有必要使每层陶瓷层变薄。还有,需要使内部导体具有低电阻,从而不使导体与陶瓷层以相同的比率变薄。因此,小的片状尺寸在印刷以后会明显地使原片层不平。

由此,当对层叠的原片层施加压力使它们形成叠层时,与原片层相比相对较硬的导体部分会相互干扰,并因此引起明显的层叠偏差。特别是,在印刷基于现有技术的L形图形过程中,要将层叠的原片层以一定斜度三维地通过内部导体而推入,这样只会加剧层叠的偏差。该现象是在随着器件的片状尺寸不断减小的同时使器件质量稳定过程中要克服的主要障碍。

15

20

为了解决该问题已经提出了各种方案。例如,日本未审专利公告(公开)号6-77074公开了为了使其平整而事先压制印刷的原片层。还有,日本未审专利公告(公开)号7-192945公开了事先提供与导体图形一致的陶瓷层槽,并在槽中印刷导体浆料,由此获得含有导体的平整陶瓷层。再有,日本未审专利公告(公开)号7-192955公开了不用从陶瓷层上剥离PET 膜,而是重复地层叠另一陶瓷层,压制它,然后剥离膜。该方法实际上利用了PET 膜可经受很小的变形,因此可将其认为是一种防止层叠偏差的方法。还有,日本未审专利公告(公开)号6-20843公开了沿印刷导体的周围提供许多通孔,以便在压接时分散压力。

在上述公告中所公开的每种方法进一步将一些步骤加入到现有技术中层叠 陶瓷层的方法中或对其进行了较大改变。还有,它们要比现有技术的方法更加复 30 杂,因此从生产率的观点来看是不利的。



本发明的目的是提供一种电感器件,其能够抑制层叠偏差而不会使制造工艺复杂化,即使要将器件作得较小,其依然采用相同的制造工艺。

本发明人正致力于小型电感器件的深入研究,使其能够抑制层叠偏差而不会使制造工艺和其制造过程复杂化,因此发现,通过适当地确定器件绝缘层之间所 形成的线圈图形单元的图形形状便可以抑制层叠偏差,由此完成本发明。

按照本发明,提供一种电感器件,其包括许多绝缘层;在绝缘层之间形成每个导电线圈图形单元,其每两个具有实质上平行的线性图形和与线性图形的第一端连接的弯曲图形,并且具有比 A1/A2,其中由平面图所看到的两个线性图形的面积总和为 A1,由平面图所看到的弯曲图形的面积为 A2,其为 1.45 比 1.85,最 好为 1.55 比 1.75,更好为 1.62 比 1.68;和在线性图形单元的第二端上所形成的连接部分,其可连接由线圈形状中的绝缘层所分开的上和下线圈图形单元。

当 A1/A2 小于 1.45 时,线性图形的面积与弯曲图形的面积相比太小,因此线圈的截面积会较小,从而会造成不能获得足够电感的趋势。当 A1/A2 大于 1.85 时,线性图形的面积与弯曲图形的面积相比会太大,因此很容易会在垂直于线性图形级向的方向上出现层叠偏差。

在本发明中,最好是,当绝缘层单元截面的总面积为 A0 时,其中包含有一个线圈图形单元,比(A1+A2)/A0 在 0.10-0.30 范围内,最好是在 0.13-0.20 范围内,更好是在 0.15-0.17 范围内。

当比(A1+A2)/A0 小于 0.10 时,构成线圈的线圈图形单元的面积与绝缘层 20 面积相比会太小,从而会使 DC 电阻太大,这是所不期望的。当比(A1+A2)/A0 大于 0.30 时,线圈的截面积会较小,从而不能获得所需的电感。

在本发明中,当线性图形的线宽为 W1、弯曲图形外周的曲率半径为 R 时,最好是比 W1/R 在 1/2-4/5 的范围内,更好是在 3/5-2/3 的范围内。

当比 W1/R 小于 1/4 时,线性图形的线宽会太窄,从而很容易使层叠偏差增大。相信这是由于下列事实,如果线性图形的线宽变窄的话,当位于上层的线性图形和位于下层的线性图形重叠时,在垂直于线性图形纵向的方向上很容易出现层叠偏差。还有,当比 W1/R 大于 4/5 时,弯曲图形的直径会变小而图形的线宽会变相,从而使器件内所获得的线圈直径变小,因此不能获得所需的电感特性。

25

在本发明中,位于绝缘层上和下的两个线圈图形单元最好是如平面图所看到 30 的相对于贯穿纵向的分隔绝缘层的中心线以线对称位置来安置。通过以该方式进



行安置,可以获得具有较小层叠偏差的电感器件,同时获得所需的电感特性。

可替换地,线圈图形单元最好是贯穿由平面图所看到的宽度方向相对于分隔绝缘层的中心线而设置的线对称图形。通过使用该图形,可以获得具有较小层叠偏差的电感器件。

在本发明中,两个或多个线圈图形单元可设置在绝缘层之间。通过以该方式 设置许多线圈图形单元,可以获得在单个器件内具有许多线圈的电感阵列器件。

按照本发明可提供一种用以制造电感器件的方法,其包括下列步骤: 形成原片层以便形成绝缘层; 在原片层表面上形成导电线圈图形单元, 其具有两个基本平行的线性图形和与线性图形第一端连接的弯曲图形, 并且具有比 A1/A2, 其中由平面图所看到的两个线性图形的总面积为 A1, 由平面图所看到的弯曲图形的面积为 A2, 其为 1.45-1.85; 层叠由线圈图形单元所形成的许多原片层, 并通过通孔连接由原片层所分开的上和下线圈图形单元, 以形成线圈形状; 和烧制层叠的原片层。

按照本发明的制造方法包括,在烧制步骤之前,将层叠的原片层切成每个均包含有一个线圈图形单元的步骤。

另外,按照本发明的制造方法包括,在烧制步骤之前,将层叠的原片层切成 每个均包含有许多线圈图形单元的步骤。

按照本发明的制造方法,可以获得所需的电感器件,其能够抑制层叠偏差而不会使制造过程复杂化,即使将器件制造的较小也是如此。

20 附图的简要说明。

本发明的这些和其它的目的和特征将通过下面参照附图对优选实施例的详 细描述而更加清楚,其中:

图 1 是按照本发明一实施例的电感器件的局部透明透视图:

图 2A 是层叠在图 1 所示电感器件内部的线圈图形单元的平面图:

图 2B 是沿图 2A 的线 IIB-IIB 的主要部分的截面图:

图3A和图3B是按照本发明一实施例在制造电感器件过程中所使用的原片层的透视图:

图 4A 是按照本发明的实例层叠在电感器件内部的线圈图形单元的平面图; 图 4B 是按照本发明的比较例层叠在电感器件内部的线圈图形单元的平面

30 图;

25

5



图 5A 和图 5B 是按照本发明的比较例层叠在电感器件内部的线圈图形单元的平面图:和

图 6 是按照本发明另一实施例的电感器件的局部透明透视图。 优选实施例的描述。

5 第一实施例

20

如图 1 所示,按照第一实施例的电感器件具有器件本体 1。器件本体 1 具有在其两端上整体形成的端部 3a 和 3b。器件本体进一步具有交替层叠在其内部的线圈图形 2a 和 2B,其位于绝缘层 7 之间。在本实施例中,层叠在顶部上的线圈图形单元 2c 的端部连接于一端 3a 上,而层叠在底部上的线圈图形单元 2d 的端部连接于一端 3b 上。这些线圈图形单元 2a、2b、2c、和 2d 通过在绝缘层 7 上所形成的通孔 4 而连接,并一起构成线圈 2。

构成器件本体 1 的绝缘层 7 可由例如铁氧体、铁氧体-玻璃复合物、或其它磁性材料或氧化铝-玻璃复合物、结晶玻璃、或其它介电材料等组成。线圈图形单元 2a、2b、2c、和 2d 可由例如银、钯、其合金、或其它金属组成。端部 3a 和 3b 为主要由银组成的烧结部件,在其表面上可电镀铜、镍、锡、锡-铅合金、或其它金属。端部 3a 和 3b 可以是由这些金属的单层或多层组成。

如图 2A 所示,设置在器件本体 1 中部的每个线圈图形单元 2a 和 2b 由平面图整个来看具有基本为 U 形,并且带有两个基本平行的线性图形 10,与这些线性图形 10 的第一端部 11 连接的弯曲图形 12,和在线性图形 10 第二端部 13 上所形成的连接部分 6。

在该实施例中,如图 2A 所示,绝缘层 7 具有在纵向上的伸长单元部分 15。 宽度 W0 不受特别的限制,但是可为 1.6-0.3mm。纵向长度 L0 为 W0 的约 3.2-0.6 倍的长度。

线圈图形单元 2a 和 2b 在沿水平方向的绝缘层 7 的侧截面图中相对于贯穿宽 度方向将单元部分 15 分开的中心线 S1 为线对称图形。还有,任何一个线圈图形单元 2a 和贯穿绝缘层 7 位于线圈图形单元 2a 上或下的线圈图形单元 2b 均相对于 贯穿纵向方向将单元部分 15 分开的中心线 S2 而设置在线对称位置上。



当注意到线圈图形单元 2a 时,其连接部分 6 可通过通孔 5 而直接与位于其下的线圈图形单元 2b 的一个连接部分连接,同时线圈图形单元 2a 的另一连接部分 6 可通过通孔而直接与位于其上的线圈图形单元 2b 的一个连接部分连接。通过采用该方法以螺旋的方式通过连接部分 6 和通孔 4 将线圈图形单元 2a 和 2b 加以连接,从而可在器件本体 1 的内部形成小型线圈 2,如图 1 所示。

在本实施例中,对于每个线圈图形单元 2a 和 2b 来说,比 A1/A2,其中两个线性图形 10 的面积 A1R 和 A1L 的总和,如平面图所示,不包括连接部分 6 的面积,为 A1,并且由平面图所看到的弯曲图形 12 的面积为 A2,其在 1.45-1.85 范围内。在本实施例中,通过采用该范围,使弯曲图形 12 具有 1/n 的弧形,其中 n 在 2-4 的范围内。注意,"1/n 的弧"意味着具有圆形周长的 1/n 弧长的弧。

另外,在本实施例中,比(A1+A2)/A0,其中由平面图所看到的包含某一线圈图形单元 2a 或 2b 的绝缘层某一单元截面的总面积为 A0(=L0×W0),其在 0.13-0.20 范围内。

还有,在本实施例中,对于线圈图形单元2a和2b,比W1/R,其中线性图形 的线宽为W1,并且弯曲图形12外圆周的弯曲半径为R,其在1/4-4/5的范围内。注意,线性图形10的线宽W1不受特别的限制,但最好是其相对于绝缘层7某一单元截面15的侧宽W0而满足W1/W0=1/4-1/8左右。

在本实施例中,线圈图形单元 2a 和 2b 的形状和排列可进行设置,以便满足上述的数字关系范围,如图 2B 所示,特别是由此可以使相对于垂直于纵向方向 Y 的方向 X 的线性图形 10 的层叠偏差 \(\Delta W_X \) 比过去小。进一步地,在本实施例中,沿纵向方向 Y 的线性图形 10 的层叠偏差 \(\Delta W_Y \) 将固有地比 \(\Delta W_X \) 小。

注意,在本发明中,在 X 方向上的层叠偏差 ΔW_X ,如图 2B 所示,意味着在 夹有绝缘层 7 的层叠方向(垂直方向)Z 上所层叠的线圈图形单元 2a(或 2b)中 线性图形 10 之间中心位置的 X 方向偏差。还有,在 Y 方向上的层叠偏差 ΔW_Y ,

; 其未示出,意味着在夹有绝缘层 7 的层叠方向(垂直方向) Z 上所层叠的线圈图 形单元 2a(或 2b)中连接部分 6 之间中心位置的 Y 方向偏差。

下面将对图 1 所示电感器件的制造方法加以说明。

如图 3A 和图 3B 所示,首先,制备原片层 17a 和 17b,以形成绝缘层 7。原片层 17a 和 17b 可通过将陶瓷粉末与含有粘接剂或有机溶剂等的溶液混合以形成 30 浆料、通过刮刀方法等在 PET 膜或其它基膜上涂覆浆料、将其干燥、然后剥掉基



膜而获得。原片层的厚度不受特别的限制,但其为几十微米至几百微米。

陶瓷粉末不受特别的限制,但其可为如铁氧体粉末、铁氧体-玻璃复合物、玻 璃、氧化铝复合物、结晶玻璃等。粘接剂不受特别的限制,但其可为丁醛树脂、丙 烯酸树脂等。对于有机溶剂来说,可以使用甲苯、二甲苯、异丁醇、乙醇等。

然后,将这些原片层 17a 和 17b 通过激光等进行加工或处理,以形成预定图 形的通孔 4,用以连接不同层的线圈图形单元 2a 和 2b。由此获得的原片层 17a 和 17b 通过丝网印刷涂覆银或银-钯导体浆料,以形成阵列的许多导电线圈图形单元 2a 和 2b。此时,通孔 4 也填充浆料。将线圈图形单元 2a 和 2b 成型为与图 2A 所 示图形 2a 和 2b 相同的形状。线圈图形单元 2a 和 2b 的涂层厚度不受特别的限制, 10 但其通常约为 5-40 µm。

将预定数量的这些原片层 17a 和 17b 交替地层叠,然后在适当的温度和压力 下进行压接,然后沿切割线 15H 和 15V 将其切成对应于各个器件本体 1 的部分。 在本实施例中,层叠的原片层可切成使得在原片层 17a 或 17b 的某一单元截面上 包含一个图形单元 2a 或 2b,由此获得对应于器件本体 1 的原片。注意,实际上, 15 除了原片层 17a 和 17b 以外,由图 1 所示的线圈图形单元 2c 或 2d 所形成的原片 层也与原片层 17a 和 17b 一起层叠。还有,未形成任何线圈图形单元的原片层还 可另外层叠并根据需要进行压接。

在本实施例中,由于在原片层 17a 和 17b 表面上所形成的线圈图形单元 2a 和2b的形状和排列的设置使得可满足上述数字关系,所以当压接原片层17a和17b 20 时的 X 方向层叠偏差 ΔW_X 要比现有技术小。当然,Y 方向上的层叠偏差 ΔW_Y 也 会较小。

然后,将原片进行处理以除去粘接剂,并进行烧制或其它热处理。在除去粘 接剂的处理时的环境温度没有特别的限制,但其可为150℃-250℃。还有,烧制温 度没有特别的限制,但其可为850℃-960℃左右。

然后,将所获得的烧制体的两端进行滚磨,然后涂覆银浆料,以形成图1所 示的端部 3a 和 3b。然后再将该片进行热处理,然后进行电解镀锡或锡-铅合金等, 以获得端部 3a 和 3b。上述步骤的处理结果,在由陶瓷组成的绝缘体的内部实现了 线圈结构,并由此制成了电感器件。

第二实施例

5

25

30

在按照本发明第二实施例的电感阵列器件(电感器件的类型)中,如图6中



所示,许多线圈 102 沿器件本体 101 的纵向安置在单一器件本体 101 的内部。许多端部 103a 和 103b 形成在对应于线圈 102 的器件本体 101 的侧端上。

图 6 所示实施例的电感阵列器件不同于图 1 所示的电感器件,其在于在器件本体 101 内部形成许多线圈 102,而线圈的构成与图 1 所示的线圈相同,并且表 现出同样的工艺过程和有益效果。

图 6 所示电感阵列器件的制造方法与图 1 所示电感器件的制造方法基本一样,不同的只在于当在层叠以后要切割图 3A 和 3B 所示原片层 17a 和 17b 时,将其切成在切割后在原片层中保留有许多图形单元 2a 和 2b。

注意,本发明不限于上述实施例,其可以进行各种方式的改变,但均不会脱 10 离本发明的范围。

例如,连接线圈图形单元的线性图形的弯曲图形不用完全为弧形,其还可以 为椭圆形或其它弯曲形状。

下面,将参照附图和比较例来描述本发明,但本发明不限于任何实施例。 例 1

15 首先,制备图 1 所示用于形成器件本体 1 的绝缘层 7 的原片层。原片层的制备如下:将由(NiCuZn)Fe₂O₄组成的铁氧体、由甲苯组成的有机溶剂、和由聚乙烯醇缩丁醛组成的粘接剂以预定比率进行混合,以获得一种浆料。采用刮浆方法将浆料涂覆在 PET 膜上,并进行干燥,以获得 30μm 厚的许多原片层。

然后,将原片层进行激光处理,以形成 80µm 直径通孔的预定图形。然后, 20 将原片层通过丝网印刷涂覆银浆料,并进行干燥,以形成预定重复图形的线圈图 形单元 2a 和 2b,如图 3A 和 3B 所示。

线圈图形单元 2a 和 2b 在干燥以后具有 10μm 的厚度。如图 2A 所示,每个线圈图形单元实际上是由两个平行的线性图形 10、弯曲图形 12、和连接部分 6 组成。连接部分 6 的外径 D 为 120μm,而弯曲图形 12 的外圆周半径 r 为 150μm。

弯曲图形 12 的形状可制成完整的 1/2 弧形。还有,线性图形 10 的宽度 W1 为 90μm。弯曲图形 12 的宽度基本上等于线性图形 10 的宽度 W1。单元截面 15 的侧宽 W0,即印制有单个线圈图形单元 2A 或 2b 的范围,为 0.52mm,并且纵向长度 L0 为 1.1mm。

比 A1/A2, 其中由平面图所看到的线性图形 10 的面积 A1R 和 A1L 的总和为 30 A1 并且由平面图所看到的弯曲图形 12 的面积为 A2, 为 1.65。还有,当由平面图



所看到的单元截面 15 的总面积为 A0 时的比(A1+A2)/A0 为 0.16。再有,比 W1/R 为 3/5。

将采用该方式印制有线圈图形单元 2a 和 2b 的十个原片层交替地进行层叠,并且在 50℃ 下和 800kg/cm² 的压力下进行压接,然后将叠层使用刀子进行切割, 5 其截面可用以观察,以便计算 X 方向层叠偏差ΔW_X的最大值。

表 1 表示结果。层叠偏差 ΔW_X 的最大值为 $10\mu m$ 。 表 1

	例1	例2		比较例1		比较例2		比较例3		
附图	图 2A	图 4A		图 4B		图 5A		3	图 5B	
线宽 Wl(μm)	90 90)	90		90		90		
A1/A2	1.65 1.7		75	1.90		-		-	-	
(A1+A2) /A0	0.16 0.1		15	0.14		-		-	-	
W1/R	3/5	1/3	3	1/5		-		-		
层叠偏差AWx(μm)	10	20		50		120		1	100	
表2										
	比较例	4	例3	}	例1		例4		例 5	
线宽 Wl(μm)	60		75		90		100		120	
A1/A2	1.71		1.68	}	1.65		1.62		1.55	
(A1+A2) /A0	0.11		0.13	3	0.16		0.17		0.20	
W1/R	2/5		1/2		3/5		2/3		4/5	
层叠偏差AW _X (μm)	40		15		10		8		6	

10

例2

采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是代替使用图 2A 所示形状的线圈图形单元 2a 和 2b,而采用的是由图 4A 所示形状的线圈图形单元 2a'和 2b'制成。

9曲图形 12A 可制成为 1/4 弧形,比 A1/A2 为 1.75,并且比(A1+A2)/A0 为 0.15。还有,比 W1/R 为 1/3。



使用刀子切割叠层,并且观察其截面,以便计算 X 方向叠层偏差 AWx 的最大值。

表 1 表示出其结果。X 方向叠层偏差 ΔW_X 的最大值为 $20\mu m$ 。 比较例 1

5 采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是代替使用图 2A 所示形状的线圈图形单元 2a 和 2b,而采用的是由图 4B 所示形状的线圈图形单元 2a"和 2b"制成。

弯曲图形 12B 可制成为 1/6 弧形,比 A1/A2 为 1.90,并且比(A1+A2)/A0 为 0.14。还有,比 W1/R 为 1/5。

10 使用刀子切割叠层,并且观察其截面,以便计算 X 方向叠层偏差ΔW_X 的最大值。

表 1 表示出其结果。X 方向叠层偏差 ΔW_X 的最大值为 $50 \mu m$ 。 比较例 2

采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是代替使用图 2A 15 所示形状的线圈图形单元 2a 和 2b,而采用的是由图 5A 所示形状的线圈图形单元 8a 和 8b 制成。

图 5A 所示形状的线圈图形单元 8a 和 8b 实际上为 L 形, 其整个是由 80 μm 线宽的 Y 方向长侧线性图形和相同宽度的 X 方向短侧线性图形组成。长侧线性图形的长度 L1 为 0.55 mm, 而短侧线性图形的长度 L2 为 0.23 mm。垂直层叠的线圈图形单元 8a 和 8b 通过通孔 4 在连接部分 6 上进行连接,以形成线圈。


使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差 ΔW_X 的最大值。

表 1 表示出其结果。X 方向叠层偏差 ΔW_X 的最大值为 $120 \mu m$ 。 比较例 3

20

25 采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是代替使用图 2A 所示形状的线圈图形单元 2a 和 2b,而采用的是由图 5B 所示形状的线圈图形单元 9a 和 9b 制成。

图 5B 所示形状的线圈图形单元 9a 和 9b 实际上整体为 U 形,其不具有任何弯曲图形。线圈图形单元 9a 是由两个基本平行的 80 μm 线宽 W1 的 Y 方向长侧线 10 性图形和一个同样宽度的 X 方向短侧线性图形组成。还有,线圈图形单元 9b 是



由两个基本平行的 80µm 线宽 W1 的 X 方向短侧线性图形和一个同样宽度的 Y 方向长侧线性图形组成。

长侧线性图形的长度 L1 为 0.55mm, 而短侧线性图形的长度 L2 为 0.23mm。 垂直层叠的线圈图形单元 9a 和 9b 通过通孔 4 而在连接部分 6 处连接。各图形每 5 次圆周转动 3/4 进行层叠,以形成线圈。

使用刀子切割叠层,并且观察其截面,以便计算X方向叠层偏差 ΔW_X 的最大值。

表 1 表示出其结果。X 方向叠层偏差 ΔW_X 的最大值为 $100 \mu m$ 。例 3

10 采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是图 2A 所示形状的线圈图形单元 2a 和 2b 中的图形线宽 W1 为 75μm。

比 A1/A2 为 1.68,并且比(A1+A2)/A0 为 0.13。还有,比 W1/R 为 1/2。 使用刀子切割叠层,并且观察其截面,以便计算 X 方向叠层偏差ΔW_X 的最 大值。

15 表 2 表示出其结果。叠层偏差ΔW_X 的最大值为 15μm。

例 4

采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是图 2A 所示形状的线圈图形单元 2a 和 2b 中的图形线宽 W1 为 100μm。

比 A1/A2 为 1.62,并且比(A1+A2)/A0 为 0.17。还有,比 W1/R 为 2/3。 使用刀子切割叠层,并且观察其截面,以便计算 X 方向叠层偏差∆W_X 的最大值。

表 2 表示出其结果。叠层偏差 ΔW_X 的最大值为 $8\mu m$ 。

例 5

20

采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是图 2A 所示形状 25 的线圈图形单元 2a 和 2b 中的图形线宽 W1 为 120 μm 。

比 A1/A2 为 1.55,并且比(A1+A2)/A0 为 0.20。还有,比 W1/R 为 4/5。使用刀子切割叠层,并且观察其截面,以便计算 X 方向叠层偏差ΔW_X 的最大值。

表 2 表示出其结果。叠层偏差 ΔW_X 的最大值为 $6\mu m$ 。

30 比较例 4




采用与例 1 相同的步骤来压接原片层,从而获得叠层,只是图 2A 所示形状的线圈图形单元 2a 和 2b 中的图形线宽 W1 为 60 μm。

比 A1/A2 为 1.71,并且比(A1+A2)/A0 为 0.11。还有,比 W1/R 为 2/5。 使用刀子切割叠层,并且观察其截面,以便计算 X 方向叠层偏差ΔW_X 的最 5 大值。

表 1 表示出其结果。叠层偏差 ΔW_X 的最大值为 $40\mu m$ 。评价

通过表 1 中例 1 和 2 与比较例 1 的比较将会认识到, 当比 A1/A2 处于不大于 1.85, 并最好是不大于 1.75 的范围内时, 叠层偏差将变小。注意, 当比 A1/A2 小 于 1.45 时, 不能获得足够的电感, 因此比 A1/A2 最好是至少为 1.45。

还有,如表 2 所示,可以知道,当比 W1/R 大于 1/2 时,叠层偏差会变小。特别是,发现应将比 W1/R 设定为至少 3/5,以便获得小于 10 μm 的叠层偏差。注意,当比 W1/R 超过 4/5 时,所得线圈的直径会变小,从而会出现将不能达到预定电感特性的情况。因此,比 W1/R 最好是不超过 4/5。



说 明 书 附 图







图 1























		—	_	= =	
				•	•
<u>}</u> (
					7